搜索结果: 1-8 共查到“无线通信技术 FPGA”相关记录8条 . 查询时间(0.088 秒)
清华大学自动化系学生参赛作品获2021第五届全国大学生FPGA创新设计竞赛大满贯：“一等奖”、“最佳工程奖”、“安路科技杯奖”（图）
全国大学生FPGA创新设计竞赛 第五届 高速通信
font style='font-size:12px;'>
2022/7/21
2021第五届全国大学生FPGA创新设计竞赛决赛于2021年11月25日-26日在南京市江北新区举办。自动化系本科生张腾宇、硕士研究生欧阳名、博士研究生王禹淙、指导教师高飞飞共同完成的参赛作品“基于安路FPGA的软件无线电架构和实时802.11n毫米波高速通信演示系统”同时斩获竞赛“一等奖”、“最佳工程奖”和“安路科技杯奖”三个奖项，拿下本届大赛安路赛道唯一大满贯。
媒体接入控制（MAC）协议是连接物理链路和网络层直接的纽带，是保证网络高效通信的关键协议之一。根据无线传感器网络汇聚节点的工作特性，首次以FPGA（field programmable gate array）对轮询机制的接入控制协议进行了设计和实现。该设计充分利用FPGA的灵活性和可重构性的特点，采用硬件描述语言Verilog HDL和原理图相结合的方法，使用QuartusⅡ8.0进行综合和布线，...
火药的爆炸时刻是火药试验的重要测量参数，精确的测量值可以为火药性能的评估提供准确的时间数据。针对爆炸冲击波参数测试的特殊环境，设计了一种基于现场可编程门阵列FPGA和zigbee无线传感网络的TNT爆炸时刻采集及存储系统。该系统可通过无线网络检测系统的工作状态，并且实验验证系统具有较高的测试精度，模拟环境下，采集到的瞬时闪光波形上升时间小于20us，靶场试验表明：TNT爆炸时刻记录装置采集到的闪光...
FPGA Implementation of Block Parallel DF-MPIC Detectors for DS-CDMA Systems in Frequency-Nonselective Channels
FPGA Block Parallel DF-MPIC Detectors DS-CDMA Systems Frequency-Nonselective Channels
font style='font-size:12px;'>
2009/9/4
Multistage parallel interference cancellation- (MPIC-) based detectors allow to mitigate multiple-access interference in direct-sequence code-division multiple-access (DS-CDMA) systems. They are consi...
低轨道卫星CDMA系统发信机的FPGA实现
低轨道卫星 CDMA FPGA
font style='font-size:12px;'>
2009/5/7
该文研究了低轨道(LEO)卫星CDMA系统发信机的数字部分，介绍了其结构、算法原理及其具体实现。重点介绍了发信机数字信号处理部分在FPGA的实现，主要包括信息数据流的处理及编码、交织、成型滤波、CIC插值滤波和数字上变频等。在设计上采用了基于多相滤波结构和分布式算法(DA)的成型滤波器以及高效CIC插值滤波器，节省了系统的硬件资源，提高了系统的性能。
基于FPGA的无线传感器网络节点设计
无线传感器网络 FPGA ZigBee CC2430
font style='font-size:12px;'>
2014/5/7
针对应用日益广泛的无线传感器网络及其所面临的网络节点数据实时处理能力还比较有限的现状，本文提出了一种新的设计解决方案，即基于FPGA的无线网络传感器节点设计方法。采用应用广泛的基于ZigBee协议的无线传感器网络，将其使用的灵活性与FPGA的数据计算处理快速实时性与配置自由的特点结合起来，充分发挥两者的优势，完成一种更具优势的传感器网络节点设计。
基于FPGA的多功能对讲机通信系统设计----Xilinx杯开放源码硬件创新大赛
FPGA 多功能对讲机 Xilinx杯
font style='font-size:12px;'>
2008/5/27
系统采用Spartan-3E开发板作为控制器，实现了对讲机通信系统设计。当传输音频时，通过A/D实现音频模拟信号向数字信号的转换，并将信号送至FPGA处理，通过nrf2401发射；接收部分nrf2401的信号送到FPGA处理后，送到D/A转换输出音频。当传输短信时，信息通过键盘编辑，由FPGA控制编码和显示，通过SPI总线将信息传输到nrf2401调制发射，接收部分nrf2401将信息解调后送到F...
下一代移动通信系统高速并行Turbo译码研究与FPGA实现
Log-MAP算法 下一代移动通信系统 FPGA实现 100Mbps并行译码
font style='font-size:12px;'>
2008/5/20
在深入研究Turbo译码算法的基础上，重点分析了Log-MAP算法，并针对下一代移动通信系统B3G(Beyond 3G)数据业务高传输速率的要求，提出了一种高效的基于Log-MAP译码算法的FPGA并行实现方法，并利用Xilinx公司的FPGA芯片并行实现100Mbps的译码。实验表明，对B3G系统中高速数据进行译码时，具有较好的误码性能和较理想的译码时延。