基于FPGA的AVS环路滤波器设计与实现     AVS  环路滤波  去块效应       font style='font-size:12px;'> 2009/4/27

根据AVS音视频编码标准中提出的环路滤波算法设计了一个高效的环路滤波器。通过适当地增加片上数据存储空间，使得整个环路滤波的过程占用的带宽资源最小。该滤波器经过仿真验证，对一个完整的4:2:0格式的宏块数据进行环路滤波仅需293个时钟周期。可以被用于1 920×1 080高清图像的AVS解码芯片中。

存档文本 存档附件 原文地址 文献传递